新澳门新葡萄娱乐半导体元件pdf

　　新澳门新葡萄娱乐半导体元件pdf《半导体元件.pdf》由会员分享，可在线阅读，更多相关《半导体元件.pdf（35页完成版）》请在专利查询网上搜索。

　　1、(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 (43)申请公布日 (21)申请号 9.3 (22)申请日 2020.02.12 (30)优先权数据 2019.02.19 JP (71)申请人 松下知识产权经营株式会社 地址 日本大阪府 (72)发明人 内田正雄斋藤浩一长谷川贵史 (74)专利代理机构 中科专利商标代理有限责任 公司 11021 代理人 齐秀凤 (51)Int.Cl. H01L 29/06(2006.01) (54)发明名称 半导体元件 (57)摘要 本公开提供一种高耐压且高可靠性的半导 体元件。 半。

　　2、导体元件具备； 半导体基板， 具有主 面； 碳化硅半导体层， 配置在导体基板的主面上； 末端区域， 配置在碳化硅半导体层内； 绝缘膜， 覆 盖末端区域的一部分； 电极， 配置在碳化硅半导 体层上； 密封环， 配置在末端区域的其他部分上 且包围电极； 以及钝化膜， 覆盖绝缘膜的至少一 部分以及密封环的至少一部分。 将碳化硅半导体 层的边部的从密封环的外周端部到钝化膜的外 周端部为止的距离设为L2， 将角部的从密封环的 外周端部到钝化膜的外周端部为止的距离设为 L1， 将角部的钝化膜的外周端部的曲率半径设为 R1， 则满足L1L2且R1L2。 权利要求书1页 说明书13页 附图20页 CN 111。

　　3、584613 A 2020.08.25 CN 111584613 A 1.一种半导体元件， 具备； 单导电型的半导体基板， 具有主面以及背面， 该背面位于与所述主面相反的一侧； 单导电型的碳化硅半导体层， 配置在所述半导体基板的所述主面上； 末端区域， 配置在所述碳化硅半导体层内， 并且配置在所述碳化硅半导体层的中央区 域的周围； 绝缘膜， 覆盖所述末端区域的一部分， 使其他部分露出； 第1电极， 配置在所述碳化硅半导体层的所述中央区域的至少一部分上； 第2电极， 配置在所述半导体基板的所述背面上， 与所述半导体基板形成欧姆结； 密封环， 配置在所述末端区域的所述其他部分上且配置在所述第1电极。

　　4、的周围； 以及 钝化膜， 覆盖所述绝缘膜的至少一部分以及所述密封环的至少一部分， 包含有机膜， 在从与所述主面垂直的方向观察时， 所述钝化膜的外周端部包围所述密封环的外周端部， 所述碳化硅半导体层具有四边形的形状， 所述碳化硅半导体层的所述四边形的边部的从所述密封环的所述外周端部到所述钝 化膜的所述外周端部的距离L2、 所述碳化硅半导体层的所述四边形的角部的从所述密封环 的所述外周端部到所述钝化膜的所述外周端部的距离L1、 所述碳化硅半导体层的所述角部 的所述钝化膜的所述外周端部的曲率半径R1， 满足L1L2且R1L2。 2.根据权利要求1所述的半导体元件， 其中， 所述距离L2为5 m以上且。

　　5、25 m以下。 3.根据权利要求1所述的半导体元件， 其中， 在从与所述主面垂直的方向观察时， 所述碳化硅半导体层的所述角部的所述钝化膜的 所述外周端部的曲率中心位于由所述密封环的所述外周端部包围的区域内。 4.根据权利要求1所述的半导体元件， 其中， 在将从与所述主面垂直的方向观察时的所述角部的所述密封环的外周端部的曲率半 径设为R5时， 满足R1R5。 5.根据权利要求1所述的半导体元件， 其中， 所述密封环包含金属。 6.根据权利要求5所述的半导体元件， 其中， 在所述第1电极上， 具备包含与所述密封环相同材料的金属的表面电极。 7.根据权利要求1所述的半导体元件， 其中， 所述第1电极。

　　6、与所述碳化硅半导体层形成肖特基结。 权利要求书 1/1 页 2 CN 111584613 A 2 半导体元件 技术领域 0001 本公开涉及半导体元件。 背景技术 0002 碳化硅(Silicon carbide： SiC)是与硅(Si)相比带隙大且硬度高的半导体材料。 SiC例如应用于开关元件以及整流元件等半导体元件。 使用了SiC的半导体元件与使用了Si 的半导体元件相比， 例如具有能够降低功率损失的优点。 0003 使用了SiC的代表性半导体元件是金属-绝缘体-半导体场效应晶体管(Metal- Insulator-Semiconductor Field-Effect Transistor。

　　8、接的电极。 在SiC半导体元件的末端或者周边， 在半导体层设置有用于缓和 电场的末端构造。 此外， 为了提高耐湿性， 有时在半导体层的端部的主面上形成环状的层。 此外， 在封装化或者模块化半导体元件时， 为了抑制由来自覆盖半导体元件的树脂的干扰 导致的构造破坏， 配置有覆盖末端构造的钝化膜(参照专利文献1)。 0005 在先技术文献 0006 专利文献 0007 专利文献1： 日本专利第6030806号公报 发明内容 0008 发明要解决的课题 0009 本公开的一个方式提供一种高耐压且高可靠性的半导体元件。 0010 用于解决课题的手段 0011 为了解决上述课题， 本公开的一个方式所涉及的。

　　9、半导体元件具备半导体基板、 碳 化硅半导体层、 末端区域、 绝缘膜、 第1电极、 第2电极、 密封环以及钝化膜。 半导体基板具有 主面以及背面， 并且为单导电型。 碳化硅半导体层配置在半导体基板的主面上， 并且为单导 电型。 末端区域配置在碳化硅半导体层内， 包围碳化硅半导体层的中央区域。 绝缘膜覆盖末 端区域的一部分， 使其他部分露出。 第1电极配置在碳化硅半导体层的中央区域的至少一部 分上。 第2电极配置在半导体基板的背面上， 与半导体基板形成欧姆结。 密封环配置在末端 区域的其他部分上， 包围第1电极。 钝化膜覆盖绝缘膜的至少一部分以及密封环的至少一部 分， 并且包含有机膜。 而且， 从。

　　10、与半导体基板的主面垂直的方向观察时， 钝化膜的外周端部 包围密封环的外周端部， 碳化硅半导体层具有四边形状。 此外， 将碳化硅半导体层的边部的 从密封环的外周端部到钝化膜的外周端部的距离设为L2。 将碳化硅半导体层的角部的从密 说明书 1/13 页 3 CN 111584613 A 3 封环的外周端部到钝化膜的外周端部的距离设为L1。 将碳化硅半导体层的角部的钝化膜的 外周端部的曲率半径设为R1。 此时， 满足L1L2且R1L2的关系。 0012 发明效果 0013 根据本公开的一个方式， 提供一种高耐压且可靠性高的半导体元件。 附图说明 0014 图1是表示本公开的实施方式的半导体元件100。

　　11、0的剖面的图。 0015 图2是表示本公开的实施方式的半导体元件1000的漂移层表面的注入区域的图。 0016 图3是表示本公开的实施方式的半导体元件1000的上表面的图。 0017 图4A是表示本公开的实施方式的半导体元件1000的边部的端部剖面的图， 是表示 钝化膜114的外周端部正常密接的例子的图。 0018 图4B是表示本公开的实施方式的半导体元件1000的边部的端部剖面的图， 是表示 在钝化膜114的外周端部产生翘起的例子的图。 0019 图4C是表示本公开的实施方式的半导体元件1000的边部的端部剖面的图， 是表示 在钝化膜114的外周端部产生翘起的例子的图。 0020 图5是表示。

　　12、作为比较例的半导体元件5000的上表面的图。 0021 图6A是表示本公开的实施方式的半导体元件1000的角部的端部剖面的图， 是表示 钝化膜114的外周端部正常密接的例子的图。 0022 图6B是表示本公开的实施方式的半导体元件1000的角部的端部剖面的图， 是表示 在钝化膜114的外周端部产生翘起的例子的图。 0023 图6C是表示本公开的实施方式的半导体元件1000的角部的端部剖面的图， 是表示 在钝化膜114的外周端部产生翘起的例子的图。 0024 图7A是表示本公开的实施方式的半导体元件1000的HTRB评价结果的图， 是表示 Vf50的变化率的图。 0025 图7B是表示本公开的实。

　　13、施方式的半导体元件1000的HTRB评价结果的图， 是表示 Ir1200的变化率的图。 0026 图8A是表示本公开的实施方式的半导体元件1000的THB评价结果的图， 是表示 Vf50的变化率的图。 0027 图8B是表示本公开的实施方式的半导体元件1000的THB评价结果的图， 是表示 Ir1200的变化率的图。 0028 图9是表示本公开的实施方式的半导体元件1000的制造方法的剖视图。 0029 图10是用于说明本公开的实施方式的半导体元件1000的制造方法的剖视图。 0030 图11是用于说明本公开的实施方式的半导体元件1000的制造方法的剖视图。 0031 图12是用于说明本公开的。

　　14、实施方式的半导体元件1000的制造方法的剖视图。 0032 图13是用于说明本公开的实施方式的半导体元件1000的制造方法的剖视图。 0033 图14是用于说明本公开的实施方式的半导体元件1000的制造方法的剖视图。 0034 图15是用于说明本公开的实施方式的半导体元件1000的制造方法的剖视图。 0035 图16是用于说明本公开的实施方式的半导体元件1000的制造方法的剖视图。 0036 图17是用于说明本公开的实施方式的半导体元件1000的制造方法的剖视图。 说明书 2/13 页 4 CN 111584613 A 4 0037 图18是表示本公开的半导体元件的另一例的剖视图。 0038 。

　　15、图19是表示本公开的半导体元件的另一例的漂移层表面的注入区域的图。 0039 图20是表示本公开的半导体元件的另一例的剖视图。 0040 图21是表示本公开的半导体元件的另一例的漂移层表面的注入区域的图。 0041 图22是表示本公开的半导体元件的另一例的剖视图。 0042 图23是表示本公开的半导体元件的另一例的漂移层表面的注入区域的图。 0043 图24是表示本公开的半导体元件的另一例的剖视图。 0044 图25是表示本公开的半导体元件的另一例的剖视图。 0045 符号说明 0046 1000、 1005、 1030、 1050、 1060、 1070、 5000 半导体元件 0047 1。

　　17、高耐压且能够耐受大电流的使用的可靠性高的半导体元件。 然而， 在专 利文献1所公开的以往的SiC半导体元件中， 存在可靠性不充分的情况。 0067 本发明人基于以上的研究， 想到了以下的方式所涉及的半导体元件及其制造方 法。 0068 本公开的一个方式所涉及的半导体元件具备半导体基板、 碳化硅半导体层、 末端 区域、 绝缘膜、 第1电极、 第2电极、 密封环以及钝化膜。 半导体基板具有主面以及背面， 并且 为第1导电型。 碳化硅半导体层设置在半导体基板的主面上， 并且为第1导电型。 末端区域配 置在碳化硅半导体层内， 并且配置在碳化硅半导体层的中央区域的周围， 而且为第2导电 说明书 3/13。

　　18、 页 5 CN 111584613 A 5 型。 绝缘膜覆盖末端区域的一部分， 使其他部分露出。 第1电极配置在碳化硅半导体层的中 央区域的至少一部分上。 第2电极配置在半导体基板的背面上， 并且与半导体基板形成欧姆 结。 密封环配置在末端区域的其他部分上， 并且配置在第1电极的周围。 钝化膜覆盖绝缘膜 的至少一部分以及密封环的至少一部分， 并且包含有机膜。 在从与半导体基板的主面垂直 的方向观察时， 钝化膜的外周端部包围密封环的外周端部， 碳化硅半导体层具有四边形状。 将碳化硅半导体层的边部的从密封环的外周端部到钝化膜的外周端部的距离设为L2。 将碳 化硅半导体层的角部的从密封环的外周端部到。

　　19、钝化膜的外周端部的距离设为L1。 将碳化硅 半导体层的角部的钝化膜的外周端部的曲率半径设为R1。 此时， 满足L1L2且R1L2的关 系。 0069 另外， 作为优选的一个例子， 只要L2为5 m以上且25 m以下即可。 0070 此外， 优选从与半导体基板的主面垂直的方向观察时， 碳化硅半导体层的角部的 钝化膜的外周端部的曲率中心位于由密封环的外周端部包围的区域内。 0071 此外， 优选在将从与半导体基板的主面垂直的方观察时的碳化硅半导体层的角部 的密封环的外周端部的曲率半径设为R5时， 满足R1R5。 0072 此外， 优选密封环包含金属。 0073 此外， 优选半导体元件在第1电极上具。

　　20、备包含与密封环相同的金属的表面电极。 0074 此外， 优选第1电极与碳化硅半导体层形成肖特基结。 0075 以下， 对本公开的具体的实施方式进行说明。 但是， 有时省略不必要的详细说明。 例如， 有时省略已经众所周知的事项的详细说明以及对实质上相同的结构的重复说明。 这 是为了避免以下的说明变得过分冗长新澳门新葡萄娱乐， 使本领域技术人员容易理解。 另外， 发明人为了使本 领域技术人员充分理解本公开而提供附图以及以下的说明， 但并非意图通过这些来限定权 利要求书所记载的主题。 在以下的说明中， 对具有相同或者类似的功能的结构要素标注相 同的参照符号。 0076 (实施方式) 0077 以下， 一边参照附图，。

　　21、 一边对本公开的半导体元件的实施方式进行说明。 在本实施 方式中， 示出第1导电型为n型、 第2导电型为p型的例子， 但并不限定于此。 在本公开的实施 方式中， 第1导电型也可以是p型， 第2导电型也可以是n型。 0078 (半导体元件的构造) 0079 参照图1至图17， 对本实施方式所涉及的半导体元件1000进行说明。 0080 图1以及图2分别是用于说明本实施方式所涉及的半导体元件1000的概略的剖视 图以及俯视图。 半导体元件1000具备第1导电型的半导体基板101、 和配置在半导体基板101 的主面上的作为第1导电型的碳化硅半导体层的漂移层102。 在图1所示的例子中， 半导体元 件。

　　22、1000在漂移层102与半导体基板101之间具备缓冲层102B。 缓冲层102B也可以省略。 在漂 移层102内配置有末端区域150。 末端区域150包括保护环区域151、 包围其周边的多个环的 FLR(Field Limiting Ring： 场限环)区域152、 以及末端注入区域154。 0081 在漂移层102上配置有第1电极159。 第1电极159与漂移层102形成肖特基结。 由此， 能够实现具有优异的整流性的半导体元件1000。 第1电极159在和作为碳化硅半导体层的漂 移层102相接的面的缘部与保护环区域151相接。 与保护环区域151相接的金属材料也可以 仅为第1电极159。 保。

　　23、护环区域151也可以与第1电极159形成非欧姆结。 在第1电极159的表面 说明书 4/13 页 6 CN 111584613 A 6 配置有表面电极112。 0082 在漂移层102的表面102S上的一部分配置有绝缘膜111。 绝缘膜111覆盖末端区域 150的一部分。 第1电极159的一部分也可以覆盖绝缘膜111上。 以覆盖绝缘膜111上的至少一 部分的方式配置有钝化膜114。 钝化膜114也可以覆盖表面电极112的一部分。 0083 从半导体基板101的法线的内侧的 区域也可以配置有多个第2导电型的势垒区域153。 通过形成势垒区域153，。

　　24、 能够降低对在第 1电极159以及漂移层102中形成的肖特基结施加反向偏压的情况下的肖特基漏电流。 势垒 区域153形成在漂移层102的表面102S侧。 势垒区域153也可以在漂移层102的表面102S与第 1电极159相接。 0084 此外， 在漂移层102的表面102S上的端部配置有密封环1120。 也可以在密封环1120 的下方配置有阻挡金属1590。 密封环1120或者阻挡金属1590在漂移层102的表面102S经由 绝缘膜111的开口而与第2导电型的末端注入区域154相接。 在从半导体基板101的基板中央 朝向端部的方向上， 密封环1120或者阻挡金属1590与漂移层102的表面10。

　　25、2S的接触宽度设 计得比末端注入区域154的宽度窄。 即， 密封环1120或者阻挡金属1590与漂移层102的表面 102S相接的面整体位于末端注入区域154上。 密封环1120的至少一部分被钝化膜114覆盖。 钝化膜114覆盖密封环1120的外侧端部， 延伸至配置在密封环1120的外侧的绝缘膜111的外 侧111B。 另外， 绝缘膜111通过开口被分为内侧111A和外侧111B。 0085 在半导体基板101的与主面对置的面即背面上配置有第2电极110。 第2电极110与 半导体基板101形成欧姆结。 在第2电极110的下表面、 即与半导体基板101相反的一侧的面 配置有背面电极113。 另。

　　26、外， 虽然未图示， 但为了降低半导体基板101的背面与第2电极110的 欧姆结的接触电阻， 也可以相对于半导体基板101的背面形成第1导电型的注入区域。 0086 如图1所示， 末端区域150也可以具备与第1电极159的一部分相接的第2导电型的 保护环区域151、 以包围保护环区域151的方式配置的作为包含多个第2导电型的环的浮动 区域的FLR区域152、 以及末端注入区域154。 FLR区域152被配置为不与保护环区域151接触。 另外， 末端区域150只要具备以包围漂移层102的表面的一部分的方式配置的至少一个区域 即可， 并不限定于例示的结构。 例如， 作为末端区域150， 也可以形成使。

　　27、第2导电型的杂质浓 度在半导体基板101的面内方向上变化的JTE(Junction Termination Extention： 结终端 扩展)区域。 0087 接下来， 图2表示俯视观察半导体元件1000的漂移层102的表面102S的结构。 为了 简化说明， 在此未图示漂移层102的表面102S上的构造物。 漂移层102中的被末端区域150包 围的中央区域是有效区域102A。 在有效区域102A的至少一部分上配置有第1电极159。 电流 在漂移层102的表面102S中流过有效区域102A。 如图2所示， 在具有势垒区域153的结构的情 况下， 半导体元件1000的正向电流在有效区域102A中。

　　28、的配置有势垒区域153的区域以外选 择性地流过。 但是， 在相对于第2电极而向第1电极施加了较大的正向电压的情况下， 可以在 势垒区域153中也流过正向电流。 0088 在相对于半导体元件1000的第2电极110而向第1电极159施加负的电压时， 存在由 于高电场集中在半导体元件1000内而导致耐压降低的情况。 为了抑制该耐压降低， 设置有 末端区域150。 末端区域150在半导体元件1000的角部如图2所示那样具有曲率而配置。 末端 区域150例如其内周以及外周能够通过由直线构成的至少两个直线 区域来表现。 扇形。

　　29、区域被配置为连接至少两个直线区域的端部。 在该例子中， 直线区域的内 周以及外周仅由直线构成， 但内周以及外周的一部分也可以不是直线状。 此外， 与扇形区域 相连的两个区域也可以不是直线区域。 例如， 其内周以及外周也可以由曲率比扇形区域大 的曲线所示的例子中， 在配置于半导体元件1000的角部的末端区域150中， 末端注 入区域154的内周以及外周、 FLR区域152中的环的内周以及外周、 保护环区域151的外周具 有相同的曲率中心P。 另外， 为了准确地表现末端区域150的直线区域和扇形区域， 在图2以 及关联图所示的例子中， 附加有从曲率中心P沿上下方向以及水平方。

　　30、向延伸的辅助线的图。 在图3所示 的例子中， 表面电极112的端部、 密封环1120的内周端部以及外周端部由虚线的内周端部以及外周端部由实线的外周端 部。 此外， 在图3所示的例子中， 漂移层102的端部由最外周的四边的实线表示。 即， 漂移层 102例如从4英寸的半导体晶片切出， 具有四边形状。 表面电极112的外周端部、 密封环1120 的内周端部以及外周端部在半导体元件1000的角部具有与图2所示的点P相同的曲率中心。 另一方面， 钝化膜11。

　　31、4的外周端部在半导体元件1000的角部具有配置在比点P更靠外侧的点 Q作为曲率中心。 在此， 以点Q为中心， 将钝化膜114的外周端部的角部的曲率半径设为R1。 此 外， 钝化膜114的外周端部的边与半导体元件1000的边大致平行地配置。 0091 密封环1120的内周端部以及外周端部的角部的曲率中心配置在与点P相同的位 置。 此外， 密封环1120的内周端部以及外周端部的边与半导体元件1000的边大致平行地配 置。 即， 密封环1120的内周端部以及外周端部的边与钝化膜114的外周端部的边大致平行地 配置。 0092 在此， 将半导体元件1000的角部的钝化膜114的外周端部与密封环1120。

　　32、的外周端 部的距离设为L1， 将半导体元件1000的边部的钝化膜114的外周端部与密封环1120的外周 端部的距离设为L2， 以使L1L2且R1L2的方式决定点Q的位置。 通过L1L2， 在半导体元 件的角部， 能够增大密封环1120外侧的钝化膜114与绝缘膜111的接触面积。 此外， 在R1L2 时， 点Q位于将左右侧的密封环1120的外周端部的边延长的垂直线的外周端部的边延长的水平线交叉的四个点中的任一点。 根据该条件， 排除角部的钝 化膜114的外周端部为直角的形状。 如果角部的钝化膜114的外周端部为直角， 则应力集中 于该部位而容易产生钝化膜114的翘起。。

　　33、 如果角部的钝化膜114的外周端部变圆， 则向特定 的部位的应力集中被缓和， 不易产生钝化膜114的翘起。 0093 通过以满足L1L2以及R1L2的方式决定角部的钝化膜114的外周端部， 从而能 够抑制钝化膜114的外周端部的翘起的产生， 能够提高半导体元件1000的可靠性。 此外， 即 使在钝化膜114的端部产生了翘起的情况下， 该翘起也不易发展到密封环1120。 由此， 能够 维持半导体元件1000的高可靠性。 此外， 通过视觉辨认密封环1120的外侧的钝化膜114的角 部， 从而能够容易地判断钝化膜114的端部的翘起的发展状况。 由此新澳门新葡萄娱乐， 能够预先排除担心可 靠性不良的半导体元件。 00。

　　34、94 点Q也可以位于由密封环1120的外周端部包围的区域内。 在该情况下， 与点Q位于 上述的区域外的情况相比， L1变短。 尽管如此， 钝化膜114的端部的翘起也不易发展到密封 环1120。 由此， 能够提高半导体元件1000的可靠性。 此外， 若将密封环1120的外周端部的曲 说明书 6/13 页 8 CN 111584613 A 8 率半径设为R5， 则优选R1R5。 由此， 在半导体元件的角部， 能够增大密封环1120外侧的钝 化膜114与绝缘膜111的接触面积。 此外， 作为优选的一例， L2可以为5 m以上且25 m以下。 由 此， 能够减小半导体元件的非有效区域。 0095 钝化。

　　35、膜114大多由有机保护膜形成。 即， 钝化膜114可以包括有机保护膜。 钝化膜 114例如使用聚酰亚胺(polyimide)或者聚苯并噁唑(polybenzoxazole)。 在本实施例中， 说 明使用聚苯并噁唑作为钝化膜114的例子。 钝化膜114在半导体元件1000的制造工序中通过 涂敷、 开口形成以及热处理而形成。 通过涂敷工序， 钝化膜114具有例如10 m的膜厚。 之后， 除去不需要的部分， 形成开口， 通过热处理得到钝化膜114。 作为有机保护膜的钝化膜114通 过热处理而收缩。 因此， 与开口形成前的状态不同。 首先， 若着眼于半导体元件1000的与半 导体基板101的主面垂直的。

　　36、方向， 则例如涂敷后的膜厚为10 m的钝化膜114有时在热处理后 降低至5 m程度。 当然， 有机保护膜不仅在与半导体基板101的主面垂直的方向上热收缩， 而 且在与半导体基板101的主面平行的方向上也热收缩。 0096 图4A图4C是图3所示的IV-IV截面中的半导体元件1000的端部的剖视图。 图4A表 示钝化膜114的外周端部正常密接的例子， 图4B以及图4C表示在钝化膜114的外周端部产生 翘起的例子。 为了简单起见， 省略漂移层102以下的构造。 如图4A所示， 钝化膜114的外周端 部由于热收缩的影响而成为平缓的形状。 在密封环1120或者阻挡金属1590中， 从最外侧的 位置到钝。

　　37、化膜114的外周端部的距离为L2。 钝化膜114与绝缘膜111相接。 另一方面， 如图4B 所示， 钝化膜114的外周端部的一部分有时会仅翘起例如区域L21。 因此， 为了强化钝化膜 114与绝缘膜111的密接性， 可考虑使距离L2足够大。 然而， 密封环1120的外侧的区域是半导 体元件1000的非有效区域。 换言之， 密封环1120的外侧的区域是无助于电流通电以及耐压 维持的无用区域。 如果充分增大距离L2， 则芯片面积变大， 因此每个芯片的电流密度变小。 其结果是， 器件特性降低。 若为了确保同等的电流而使芯片面积进一步变大， 则半导体元件 1000的成本增大。 因此， 希望距离L2尽可。

　　38、能小。 0097 接下来， 将角部的钝化膜114的外周端部为直角的半导体元件作为比较例进行说 明。 0098 图5是从上方观察作为比较例的半导体元件5000的图。 如图5所示， 半导体元件 5000中的钝化膜1140的外周端部与芯片端部大致平行地配置。 为了尽可能地增大密封环 1120外侧的钝化膜1140与绝缘膜111之间的接触面积， 钝化膜1140的角部不具有圆角， 配置 成大致直角。 通过这样配置， 能够抑制上述钝化膜的翘起。 0099 在此， 在将图5所示的例子中的从钝化膜1140的角部的外周端部到封环1120为止 的最短距离设为L3时， 与图3所示的距离L1之间L3L1的关系成立。 由。

　　39、距离L3表示的区域也 是半导体元件5000的非有效区域。 换言之， 由距离L3表示的区域是无助于电流通电的无用 区域。 在此， 再次着眼于图5。 若将密封环1120的外周端部以及内周端部的曲率半径分别设 为R5以及0R6， 则通过尽可能将曲率中心点P配置在外侧而减小曲率半径R5以及R6， 由此能 够减小距离L3。 从而， 能够进一步增大半导体元件5000的导通区域即有效区域。 0100 然而， 若如上述那样减小距离L3， 则半导体元件5000的角部的钝化膜1140与绝缘 膜111之间的接触面积变小。 其结果是， 容易产生钝化膜的翘起。 在半导体元件5000的角部， 钝化膜热收缩时的应力大。 如。

　　40、图5所示， 在钝化膜1140的角部配置成大致直角的情况下， 钝 化膜1140的翘起变得显著， 产生剥离。 在构造上， 由于L3比L2大， 因此角部的剥离与边部的 说明书 7/13 页 9 CN 111584613 A 9 翘起相比变得更显著。 因此， 在形成钝化膜1140后的半导体工艺、 封装化或者模块化等等组 装工序中， 角部的剥离发展， 可能无法覆盖密封环1120内侧的区域。 在该情况下， 可能产生 元件特性的降低或者可靠性的降低。 0101 在此， 在本公开的半导体元件1000中， 在角部使钝化膜114的外周端部具有圆角， 其曲率半径R1设定为距离L2以上， 距离L1设定得比距离L2大。。

　　41、 与比较例同样， 若尽量将曲率 中心点P配置在外侧而减小曲率半径R5以及R6， 则从上方观察半导体元件1000时， 存在在角 部的钝化膜114的外周端部产生翘起的情况。 即使在该情况下， 通过将曲率半径R1设为距离 L2以上， 也能够使半导体元件1000的角部与半导体元件1000的边部的钝化膜114的外周端 部的翘起成为相同程度。 此外， 通过使距离L1大于距离L2， 钝化膜114的与绝缘膜111的接触 面积变大。 由此， 能够防止热收缩时的影响比边部大的角部处的剥离。 0102 通过使距离L1比距离L2大， 还能够得到与上述不同的效果。 一般而言， 在堆积于基 板上的薄膜中存在翘起的情况下，。

　　42、 由于空气等介质介于翘起的部分， 从而产生折射率的变 化。 由此， 若从上方进行确认， 则薄膜的翘起被观察为颜色的变化。 因此， 容易发现薄膜的翘 起。 然而， 这仅限于薄膜的膜厚在一定程度上均匀的情况。 在此， 如图4B以及图4C所示， 对在 边部钝化膜114的翘起发展的例子进行说明。 如图4B以及图4C所示， 钝化膜114也受到热收 缩的影响， 在端部截面成为带有圆角的形状。 由此， 随着接近端部， 膜厚变小。 此外， 在距离 L2小， 例如为20 m程度的情况下， 在通过显微镜从半导体元件1000的上方确认的情况下， 即 使图4B或者图4C所示的翘起位于密封环1120的外侧， 也不容易将。

　　43、与没有翘起的情况的差异 作为颜色的变化来确认。 此外， 即使翘起进一步发展而在与密封环1120相接的部分也产生 翘起的情况下， 在密封环1120的宽度仍然只有20 m程度的情况下， 也不容易确认有无翘起 所致的颜色的变化。 这样， 一般而言， 不容易确认边部的钝化膜114端部的异常。 0103 另一方面， 在本公开的半导体元件1000中， 角部的距离L1设定为大于边部的距离 L2。 图6A图6C是表示图3所示的角部的VI-VI截面的图。 图6A表示钝化膜114的外周端部正 常密接的例子， 图6B以及图6C表示在钝化膜114的外周端部产生翘起的例子。 在此， 图6C所 示的角部的钝化膜114的外。

　　44、周端部在从基板端朝向基板中央的方向上具有距离L12的翘起。 该距离与图4C所示的边部的钝化膜114的外周端部的翘起所具有的距离为相同程度。 在此， 在由距离L1表示的区域中， 将翘起的部分的区域设为W12， 将密接的状态的区域设为W2。 0104 通过视觉辨认区域W12以及区域W2、 正常的密封环1120内侧的区域的颜色的差异， 能够确认在区域W2中没有翘起。 由此， 在角部， 在密封环1120的外侧的一部分， 确保钝化膜 114与绝缘膜111密接。 此外， 也确保了角部的密封环1120上的钝化膜114的密接性。 因此， 能 够进行角部以及边部的密封环1120上的钝化膜114的光学式比较。 其。

　　45、结果是， 通过在显微镜 观察时视觉辨认比较钝化膜114的色调， 能够容易地辨别在边部翘起是否发展至密封环 1120上的钝化膜114。 当然， 不限于视觉辨认， 也可以是基于计测器的判别。 0105 相反， 在角部在密封环1120的外侧全部产生翘起的情况下， 在密封环1120外侧的 钝化膜114中， 区域W2消失， 由距离L1表示的区域全部成为区域W12。 因此， 在边部， 钝化膜 114的翘起有可能发展至密封环1120上。 为了确保半导体元件1000的可靠性， 希望确保密封 环1120的内侧的钝化膜114的密接性。 若存在密封环1120上的钝化膜114的翘起， 则也担心 翘起发展至密封环112。

　　46、0的内侧。 因此， 希望确保密封环1120上的钝化膜114的密接性。 0106 根据以上， 为了辨别是否能够确保角部的区域W2， 以满足 说明书 8/13 页 10 CN 111584613 A 10 0107 L1L2 0108 R1L2 0109 的方式配置钝化膜114。 由此， 能够监视在角部的钝化膜114的翘起或者剥离的防 止和钝化膜114的翘起的发展状况， 能够预先预测半导体元件1000的可靠性不良。 0110 本发明人在一般的封装(TO-247)中组装本公开的半导体元件1000， 实施了压力试 验。 0111 图7A以及图7B是表示针对本公开的半导体元件1000实施了高温偏压试验(。

　　48、浓度11020注入离子： Al 势垒区域1534H-SiCp型表面浓度11020注入离子： Al 末端注入区域1544H-SiCp型表面浓度11020注入离子： Al 肖特基电极159Ti-膜厚0.2 m 绝缘膜111SiO2-膜厚1.4 m 钝化膜114聚苯并噁唑-膜厚5 m 0114 另外， 关于其他结构等在后面叙述。 0115 在HTRB试验中， 在175的环境下， 相对于背面电极113而向表面电极112施加- 1200V的电压。 在THB试验中， 在85以及相对湿度85的环境下， 相对于背面电极113而向 表面电极112施加-1000V的电压。 本发明人各准备了22个本公开的半导体元件。

　　49、1000而实施 了HTRB试验以及THB试验。 然后， 本发明人测定室温下的电流-电压特性， 与实施HTRB试验以 及THB试验前的电流-电压特性相比， 将其变化图表化。 在此， 将从上方观察半导体元件1000 时的面积设为0.2cm2。 在半导体元件1000中， 将电流从表面电极112流向背面电极113的方 向设为正向。 将正向流动的电流为50A时表面电极112相对于背面电极113的导通电压设为 Vf50。 将表面电极112相对于背面电极113的电压为-1200V时反向流动的漏电流设为 Ir1200。 图7A以及图8A所示的Vf50变化率表示将施加压力后的Vf50除以施加压力前(初期) 的V。

　　50、f50而得到的值。 例如， 如果Vf50变化率为1， 则意味着Vf50没有从初期变动， 如果Vf50变 化率大于1， 则意味着Vf50比初期大。 同样地， Ir1200变化率表示将施加压力后的Ir1200除 以施加压力前(初期)的Ir1200而得到的值。 在任一试验中， 即使在施加2000h以上的压力 后， 导通电压Vf50以及漏电流Ir1200相对于压力施加前的值也几乎没有变动。 由此， 可知本 公开的半导体元件1000提供了能够耐受HTRB试验以及THB试验的构造。 0116 (半导体元件的制造方法) 0117 接下来新澳门新葡萄娱乐， 对本实施方式所涉及的半导体元件1000的制造方法进行说明。 图9至图。